Khoa học & Công nghệ

AI tạo ra nút thắt công nghệ đóng gói chip ảnh hưởng toàn ngành

Cuộc đua AI đang khiến công nghệ đóng gói tiên tiến trở thành một trong những khâu hạn chế sản lượng chip hiệu năng cao khiến TSMC, Nvidia, AMD phải thay đổi.

Trong nhiều năm, sự chú ý của ngành bán dẫn chủ yếu tập trung vào tiến trình chế tạo chip, từ 7 nm, 5 nm đến 2 nm. Nhưng khi các bộ xử lý AI ngày càng phức tạp, một công đoạn từng ít được chú ý lại trở thành nút thắt: đóng gói bán dẫn tiên tiến.

Theo Reuters ngày 6/11, nhu cầu chip AI đang vượt quá năng lực đóng gói hiện có, buộc các nhà sản xuất và nhà cung ứng thiết bị phải đẩy nhanh đầu tư. Công nghệ đóng gói tiên tiến cho phép tích hợp nhiều chip xử lý, bộ nhớ và thành phần chuyên dụng vào cùng một cụm linh kiện, giúp tăng tốc độ truyền dữ liệu và cải thiện hiệu năng hệ thống.

1794192420413-2216474995922108857-2454670578495876971-fa0054d1163ffc97b5a4e0dad222b6e6.jpg
Cấu trúc đóng gói CoWoS do TSMC đề xuất.

Đây là bước tiến quan trọng khi một bộ xử lý AI hiện đại không còn đơn giản là một miếng silicon duy nhất. Hệ thống có thể kết hợp nhiều chiplet, bộ nhớ băng thông cao HBM và các thành phần logic khác. Việc đưa chúng đến gần nhau trong một cấu trúc có độ chính xác rất cao giúp giảm khoảng cách truyền tín hiệu, tăng băng thông và tiết kiệm năng lượng.

CoWoS trở thành công nghệ chiến lược

TSMC đang giữ vị trí nổi bật trong lĩnh vực này với công nghệ CoWoS (Chip on Wafer on Substrate). Đây là phương pháp đóng gói tiên tiến cho phép kết hợp bộ xử lý và các khối bộ nhớ HBM trên một nền liên kết mật độ cao.

Nhu cầu tăng mạnh từ Nvidia, AMD và các hãng thiết kế chip khiến năng lực CoWoS trở thành tài sản chiến lược. Reuters cho biết các công ty đang tìm cách mở rộng công suất, đồng thời tìm thêm nhà cung ứng để giảm phụ thuộc vào một số dây chuyền hiện hữu.

1794192420514-2216474995922108857-2454670578495876971-a2de0e5541e866338e056312d7c52a97.jpg
Vị trí các cơ sở đóng gói của TSMC.

Một trong những thông tin đáng chú ý là Nvidia được cho là đang hỗ trợ tài chính quy mô hàng tỷ USD để mở rộng năng lực CoWoS tại SPIL, công ty thuộc tập đoàn ASE của Đài Loan. Đây là thông tin Reuters dẫn lời một nguồn trong ngành, chưa phải công bố chi tiết chính thức từ Nvidia hay ASE.

Powertech Technology cũng đang phát triển công nghệ đóng gói cấp tấm nền (panel-level packaging), có thể xử lý nhiều chip hơn trên một diện tích sản xuất lớn và giảm lãng phí vật liệu. Công ty này dự kiến thành lập liên doanh trị giá 400 triệu USD với Broadcom tại Singapore, hướng đến sản xuất từ năm 2028.

Đóng gói có thể trở thành lợi thế cạnh tranh mới

Theo dự báo của Yole Group được Reuters dẫn lại, doanh thu từ đóng gói tiên tiến có thể vượt đóng gói truyền thống lần đầu trong năm 2026. Chi tiêu vốn của ngành được dự báo tiến gần 28 tỷ USD.

1794192420319-2216474995922108857-2454670578495876971-e25bbaa65779415a2180306f358bcdee.jpg
Bên trong một dây chuyền đóng gói chip với kiến trúc CoWoS.

Điều này phản ánh sự thay đổi trong cách tạo ra hiệu năng bán dẫn. Khi việc thu nhỏ transistor ngày càng tốn kém và phức tạp, các hãng có thể tiếp tục tăng sức mạnh xử lý bằng cách kết hợp nhiều chip chuyên biệt trong cùng một hệ thống.

Tuy nhiên, đóng gói tiên tiến không phải giải pháp đơn giản để giải quyết mọi giới hạn. Công nghệ này đòi hỏi kiểm soát nhiệt, độ chính xác liên kết, tỷ lệ sản phẩm đạt chuẩn và độ tin cậy lâu dài. Việc tích hợp nhiều thành phần cũng khiến kiểm tra và sửa lỗi phức tạp hơn.

Cuộc đua vì thế không chỉ nằm ở việc ai có tiến trình chế tạo nhỏ nhất, mà còn ở khả năng đưa các chip khác nhau hoạt động như một hệ thống thống nhất. Trong kỷ nguyên AI, công nghệ đóng gói đang trở thành một mặt trận cạnh tranh quan trọng của ngành bán dẫn.

Video: TSMC tuyên bố cân nhắc tăng giá chip CoWoS lên 20% khiến toàn giới sửng sốt
The Information/Inside Process
back to top